台积电与三星开启“全战”模式

文章转载自：半导体行业观察

本周，据韩国媒体报道，三星韩国华城（Hwaseong）晶圆厂V1的不良率过高，仍需克服良率问题。该厂是目前三星最先进的晶圆厂，于2020年2月启动生产，是全球首座将EUV设备导入7nm制程的产线。不过，多名业界人士透露，该厂自量产以来，先进制程的良率提升速度迟缓，部分5nm芯片的良率甚至不到50%。

对晶圆代工厂而言，良率是争取订单的关键，一般来说，这一关键指标必须超过95%，才能被业界广泛接受。

业界认为，三星的晶圆代工业务有先天弱点，即旗下设有负责手机AP设计的系统LSI部门，为避免技术外流，高通和英伟达等客户较倾向委托台积电代工。

近一年以来，随着先进制程技术不断成熟，三星也在不断加紧追赶台积电的脚步，无论是7nm，还是5nm，以及还未量产的3nm，争夺似乎越来越激烈。这也促使台积电不断加大研发和扩充产能投入力度，这样的竞争显然是有利于广大客户的。

先进制程量产情况

这里所说的先进制程，主要是指7nm及更先进制程。

7nm制程方面，有统计显示，在2020年，三星每月的产能约为2.5万片晶圆，而台积电每月约为14万片，而在5nm方面，双方的差距更大，三星每月约为5000片晶圆，而台积电每月约为9万片。由此看来，在先进制程产能方面，台积电明显领先于三星。

而在制程工艺方面，三星一直在追赶台积电，特别是在5nm方面，三星的低功耗版本5LPE性能比7nm的提升了10％，而在相同的时钟和复杂度下，功耗可降低20％。据悉，5LPE在原始工艺中增加了几个新模块，包括具有智能扩散中断（Smart Diffusion Break：SDB）隔离结构的FinFET，以提供额外的性能，第1代灵活的触点设置（三星的技术类似于英特尔的COAG，有源栅上的触点），可用于低功耗的鳍式器件。

三星表示，5LPE在很大程度上与7LPP兼容，这样，5LPE设计可以重新使用至少一些为原始工艺设计的IP，从而降低了成本并加快了上市时间。但是，对于可以充分利用SDB等优势的IP，三星建议重新设计。

另外，三星代工负责人表示，该公司已完成第二代5nm和第1代4nm产品的设计。

客户方面，2020年，三星将其晶圆代工厂产能的60％用于其公司内部使用，主要用于智能手机的Exynos芯片。其余产能分给客户，包括高通（20％），另外20％由英伟达、IBM和英特尔瓜分。而随着三星在2021年增加7nm、5nm等制程的产能，其自用比例将会下降，可能降至50％，更多满足客户需求。

台积电方面，7nm产能已经非常稳健，在此基础上，不仅是5nm，该公司还在6nm制程方面不断进行拓展，就在近期，台积电还发布了6nm RF（N6RF）制程，将先进的N6逻辑制程所具备的功耗、效能、面积优势带入到5G射频（RF）与WiFi 6/6e解决方案。相较于前一世代的16nm射频技术，N6RF晶体管的效能提升超过16%。台积电表示，N6RF制程针对6GHz以下及毫米波频段的5G射频收发器研发，可大幅降低功耗和面积。

5nm方面，台积电表示，由于客户对5nm需求强劲，该公司5nm系列在2021年的产能扩充计划比2020年会翻倍，2022年比2020年增长3.5倍以上，并在2023年达到2020年的4倍以上.

台积电还推出了5nm的新版本－N5A制程，目标在于满足汽车应用对于运算能力日益增加的需求，例如支持人工智能的驾驶辅助及数字车辆座舱。

目前，位于台南的晶圆18厂第1、2、3、4期是5nm生产基地，其中，第1、2、3期已经开始量产，4期正在兴建中。

4nm方面，台积电表示，与5nm设计法则几近兼容的4nm加强版减少了光罩层，进一步提升了效能、功耗效率、以及晶体管密度，预计于2021年第3季度开始试产。据悉，4nm制程工艺将继续把芯片尺寸缩小6%，同时带来功耗和性能上的进一步改善，比如与FinFET晶体管相比，能够实现更严格的阈值电压（Vt）控制，Vt是半导体电路工作所需的最小电压，即使是最轻微的变化，也会对芯片的设计造成束缚、并导致性能下降，台积电则取得了15% 的提升。

3nm方面，台积电将于下半年试产，预计2022年实现量产。而三星于近期成功流片，但量产时间恐怕要晚于台积电。

由于3nm技术难度很大，如果三星美国工厂生产3nm制程芯片，按照正常进度，目前还处于初步计划阶段的德州奥斯汀晶圆工厂，在2023年前还难以正式量产。相较于台积电3nm制程将于2022年量产，这对于力求赶超台积电的三星来说，压力太大。因此，预计三星要量产3nm芯片，还要依靠韩国本土晶圆厂。

就产能而言，台积电南科厂3nm的单月产能计划为5.5万片起，2023年，有望达到10.5万片。三星还没有相应的产能规划。

先进制程客户方面，台积电的头部客户包括苹果，博通，AMD，联发科，英伟达，高通和英特尔等。最近有消息称，苹果和英特尔将分食掉台积电的首批3nm产能，目前，这两家正在与台积电密切合作，进行相应产品的测试工作。

先进封装保驾护航

先进制程工艺对封装提出了更高要求，或者说，先进封装在一定程度上可以弥补制程工艺的不足。因此，最近几年，台积电和三星不断在先进封装技术方面加大投入，争取把更多的先进技术掌握在自己手中。

将芯片从2D平铺封装改成3D立体式堆叠式封装已经成为半导体业界的共识，这种在第三维度上进行拓展的封装技术能够有效降低整个芯片的面积，提升集成度。

台积电推出了3DFabric系统整合方案，其针对高效能运算应用，将于2021年提供更大的光罩尺寸，以支持整合型扇出封装（InFO），以及CoWoSR封装方案，运用范围更大的布局布线来整合小芯片及高带宽内存。

此外，芯片堆栈于晶圆之上（CoW）的版本预计今年完成7nm的验证，并于2022年在新的全自动化晶圆厂开始生产。

针对移动应用，台积电推出了InFO_B，将移动处理器整合于轻薄精巧的封装中，提供强化的效能与功耗效率，并支持移动应用器件封装时所需的动态随机存取内存堆栈。

三星研发的3D封装技术为X-Cube，该技术利用TSV封装，可让多个芯片进行堆叠，制造出单一的逻辑芯片。

三星在7nm制程的测试过程中，利用TSV 技术将SRAM 堆叠在逻辑芯片顶部，这也使得在电路板的配置上，可在更小的面积上装载更多的存储单元。X-Cube还有诸多优点，如芯片间的信号传递距离更短，以及将数据传送、能量效率提升到峰值。

三星表示，X-Cube可让芯片工程师在进行定制化解决方案的设计过程中，能享有更多弹性，也更贴近他们的特殊需求。

半导体设备水涨船高

先进制程对半导体设备提出了更高要求，特别是EUV光刻机，成为了行业明星。

有专家分析，台积电Fab 18厂第三期在2021年一季度开始量产，5nm生产线全数到位，每月可提供超过9万片的投片产能。另外，台积电以7nm制程优化而来的6nm制程也同样产能吃紧。高通和联发科除了7nm制程增加投片，其5G处理器将采用6nm制造。英特尔也会采用台积电6nm制程制造GPU产品。

台湾地区产业分析人士认为，截至2021年底，台积电将拿到55台ASML的EUV光刻机，三星为30台。

三星副董事长李在镕于2020年10月访问了ASML总部，并希望后者在2020年交付9台EUV光刻机、在2021年后每年交付20台EUV光刻机。

根据该假设得出的结论，台积电在2021-2015年，总共需要292台EUV光刻机，每年平均需新增58台。如果自2021年以后，台积电平均每年需要近60台EUV光刻机，加上三星每年需要20台，一共年需求为80台左右。

除了EUV，先进制程还需要其它较为特殊的设备，如APMI（光化图案掩膜检查）系统和制造掩膜的电子束写入器。当芯片制程小于5nm时，这两种设备将决定生产率和质量。像EUV光刻系统一样，这两种设备也仅由单个制造商提供。

电子束写入器扮演“画笔”角色，将集成电路布图印刷到掩模上，这对于在光刻过程中将集成电路布图印刷到晶圆上是绝对必要的。由日本的NuFlare制造的电子束写入器目前用于基于ArF的光刻工艺。

但是，NuFlare的电子束编写器很难在EUV环境下充分发挥其潜力。EUV光刻工艺要求在单个掩模中快速印刷各种精细的集成电路，而NuFlare的具有单个E束以印刷掩模图形的单束方法会大大降低生产率。目前，出现了一种基于多光束的新解决方案，该方法在240,000个密集排列的电子束同时移动时绘制图案。据报道，该方法的生产率比单束方法快得多，该方法被认为非常先进。

EUV掩模的高科技检查系统也吸引了人们的注意力，因为它能够检查基于复杂结构的EUV掩模，比目前使用ArF光源的检查系统更精确，更紧密。这个新的检查系统在将掩模引入生产线之前和之后进行检查。业界将此系统称为APMI系统。

问题在于，像EUV光刻系统一样，多光束写入器和APMI系统也都是由单个公司制造的。奥地利的IMS和日本的Lasertec是世界上独家分别提供多光束记录器和EUV掩模检测系统的公司。

据报道，他们的年生产能力甚至没有达到10个单位。因此，对于芯片制造商而言，要为基于EUV的工艺配置大规模生产系统，以确保生产率和质量，但又很可能无法及时确保这些系统正常运行，成为了一个困扰它们的难题。

结语

在7nm、6nm、5nm，以及即将量产的4nm和3nm制程技术日臻成熟的情况下，晶圆代工厂在产能、封装、半导体设备等方面进入“全面战争”状态，且竞争越来越激烈，厂商方面，虽然目前只有台积电和三星两家，但随着英特尔晶圆代工业务的展开，以及其先进制程技术的成熟和量产，这些争夺战恐怕会更加激烈。这些对于广大客户来说，无疑是福音。